運行速度快/擁有成本低 硬體模擬成晶片驗證利器

作者: Lauro Rizzatti
2015 年 10 月 19 日
晶片中整合的電晶體數量不斷增加,造成電路設計與驗證挑戰遽增。面對日益縮短的上市時程壓力,晶片設計人員已開始改用運行速度更快且總體擁有成本(Total Cost of Ownership)更低的硬體模擬設備,取代傳統電路試驗板或軟體模擬器,以加速晶片驗證與除錯速度。
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

LCD TV系統量測專欄:液晶電視色彩訊號解調變特性 訊號相位誤差量決定色彩品質

2005 年 09 月 08 日

整合高效率電源IC與通訊介面 優化交換式直流電源轉換器

2005 年 10 月 21 日

克服感測器網路應用挑戰 電力線通訊方案立大功

2010 年 10 月 18 日

把關電路訊號品質 頻譜分析儀檢測效益彰顯

2012 年 01 月 05 日

5G系統設計牽涉複雜元素/場景 多物理模擬方案更形重要

2021 年 05 月 27 日

提升雷達探測距離 氮化鎵PA脈衝下降有解(1)

2025 年 02 月 17 日
前一篇
提高量測準確度 示波器探棒使用成關鍵
下一篇
雅特生新Config Pro配置工具簡化設計流程